# **EUROPEAN PATENT OFFICE**

## Patent Abstracts of Japan

PUBLICATION NUMBER

03157974

**PUBLICATION DATE** 

: 05-07-91

APPLICATION DATE

15-11-89

APPLICATION NUMBER

01298034

APPLICANT:

NEC CORP;

INVENTOR:

SAWADA MASAMI:


INT.CL.

H01L 29/784

TITLE

VERTICAL TYPE FIELD EFFECT

**TRANSISTOR** 



ABSTRACT:

PURPOSE: To reduce ON-resistance per unit area and increase breakdown strength between a source and a drain, by forming a depletion type FET of a vertical type.

CONSTITUTION: An N-type drain region 2 is formed on an N-type Si substrate 1; a P-type base region 3 is formed on the surface part of the region 2; an N-type source region 4 is formed in the region 3; a gate oxide film 5 is formed on the surface; a gate electrode 6 of a polycrystalline Si layer is formed on the film 5, and covered with an insulating film 7 in order that the electrode 6 and the regions 3, 4 may not be shorted; a source electrode 8 is formed by sticking metal from above the film 7; a drain electrode 9 is formed by sticking metal on the rear of the substrate 1. In this vertical type FET, a channel region 10 of the surface just under the oxide film 5 in the region 3 is turned into an N-type, thereby forming a depletion type FET.

COPYRIGHT: (C)1991, JPO& Japio

# ®日本国特許庁(JP)

@特許出願公開

#### ☞公開特許公報(A) 平3-157974

®Int. Cl. \*

識別記号

庁内整理番号

母公開 平成3年(1991)7月5日

H 01 L 29/784

8728-5F H 01 L 29/78

321 H

審査請求 未請求 請求項の数 1 (全3頁)

⑤発明の名称

**桜型電界効果トランジスタ** 

②特 頤 平1-298034 **登出** 頤 平1(1989)11月15日

沢 田 雅 己

東京都港区芝 5 丁目33番 1 号 日本電気株式会社内 東京都港区芝5丁目7番1号

日本電気株式会社 弁理士 内 原 晋

発明の名称

継型電界効果トランジスタ

#### 特許請求の範囲

一導電型半導体層を有する半導体器板の前記一 寒電型半導体層の表面部に同隔をおいて設けられ た二つの逆導電型ベース領域と、前記二つのベー ス領域内にそれぞれ設けられた一導電型ソース領 域と、前記ベース領域とソース領域との間のチャ ネル領域上にゲート絶縁襲を介して設けられたゲ 一ト電極とを有し、前記一導電型半導体層ドレイ ン領域とする縦型電界効果トランジスタにおい て、前記二つのベース領域の表面層を横切って前。 記ソース領域と前記ドレイン領域とを接続する一 導電型チャネル領域を設けたことを特徴とする縦 型電界効果トランジスタ。

発明の詳細な説明

〔魔葉上の利用分野〕

・本発明は縦型電界効果トランジスタに関し、特 にデアレッション型縦型電界効果トランジスタに

〔従来の技術〕

第2図は従来の電界効果トランジスタの一例の 断面図である。

p型シリコン基板11の表面にゲート参加膜5 を介してゲート電極5を設け、その両側のシリコ ン芸板にn型ソース領域4とn型ドレイン領域2 とを設け、各々にソース電極8、ドレイン電極9 致ける。デアレッション型の場合、チャネル領域 10はソース・ドレイン領域と同じ導電型にす

〔 発明が解決しようとする課題〕

上途した従来のデブレション型電界効果トラン ジスタは、CMOS製論理回路等を構成するのに は非常に有効である。しかし、ソース・ドレイン 尾のオン抵抗を低くしたい場合、チャネル鑑賞を 長くする必要がある。

このような精造のトランジスタでは、ドレイン 電極を半導体チップの上面からとっているのでこ の部分が無駄な領域となり、半導体チップ面積当 たりのオン抵抗が大きくなるという欠点がある。

また、リース・ドレイン間の耐圧を大きくしたい場合、パンチスルーを防止する意味でソース・ドレイン間距離を大きくとる必要があり、電界強度を弱めるためにソース・ドレイン領域を深く形成しなければならず、これらの結果1つのトランジスタの面積は大きくなり、半導体チップ当りのオン抵抗が大きくなるという欠点がある。

## 【課題を解決するための手段】

本発明は、一導電型半導体層を有する半導体基板の前記一導電型半導体層の表面部に同隔をおいて設けられた二つの逆導電型ペース領域と、前記二つのベース領域と、前記ペース領域とソース領域と、前記ペース領域とソース領域と、前記ペート総経版を介して設けられたゲート電極とを有し、前記一導電型半導体層ドレイン領域とする総型電界効果トランジス

-3-

ŏ.

このような疑型電界効果トランジスタにおいて、ペース領域3内のゲート酸化膜5の直下の表面のチャネル領域10を0.1~1μm程度n型化することによりデプレッソン型トランジスタが形成される。

一般に、経型MOSトランジスタにおいて、ソース・ドレイン間耐圧が低い(30V程度)場合には、ゲート電板両下のチャネル抵抗がオン抵抗の大部分である。今、ベース領域の深さを3μm、ソース領域の深さを1μm、横方向の広がりを深さと同一と仮定すると、チャネル長は2μmとなる。

通常の模型MOSトランジスタでは、ソース・ドレイン耐圧を得るため、探く拡散する必要があり、ソース・ドレンイン領域の深さは3μm程度にする。また、十分にオフ状態にさせることを考えてチャネル長は2μm程度必要である。これらのことから、縦型MOSトランジスタの方が同一面積でチャネル幅が約2倍となり、この分オン延

タにおいて、前記二つのベース領域の表面層を検 切って前記ソース領域と前記ドレイン領域とを接 続する一導電型チャネル領域を設けたことを特徴 とする。

#### (実雄例)

第1 図は本発明の一実施例の断面図である。

-4-

抗は小さくなるという利点があ。

また、検型MOSトランジスタの場合、ソース 及びドレイン領域が半導体表面に形成されている ため、電界独度弱めることが困難であり、高財圧 化が離かしい。これに対して超型MOSトランジ スタでは、外頭部にフィールドリングやフィール ドプレート等を使用することにより、電界強度を 緩和することができ、高財圧化が可能となる。

#### (発明の効果)

以上説明したように本発明は、デアレション型 電界効果トランジスタを経型に形成することによ り単位面積当りのオン抵抗を小さくし、ソース・ ドレイン簡単圧を大きくすることが可能である。

### 図面の簡単な説明

第1 図は本発明の一実施例の断面図、第2 図は、 従来の電界効果トランジスタの一例の断面図である。

1 … n 型シリコン 表板、 2 … n 型ドレイン 領域、 3 … p 型ベース 領域、 4 … n 型ソース 領域、

-5-

-6-

特関平 3-157974(3)

5 … ゲート 酸化酸、 6 … ゲート 電板、 7 … 絶縁 思、 8 … ソース電板、 9 … ドレイン電板、 1 0 … チャネル領域、 1 1 … p型 シリコン基板。

代理人 弁理士 内 原 管

~2nをドレイン領域 /47型 7-7領域 ~3 P型ペース情味 トロ型ション基根 \_2 n型FL1ン領域 しロ P型シリン差板 型 と-1.8~ 9 Fレイン電極 5 ゲート酸化膜(6 ゲート電格) 10 千水水循域 ~5 17-1 酸化膜 6 17-1 電極 (7 184数膜 第一区 第2図 10 九十小州成 87-7青極 4 11型少ス領域

Take the second segment of a

international control of the state of the st